페로브스카이트와 실리콘 셀을 잇는 중간층을 투명전극(ITO) 대신 고농도 도핑 비정질 실리콘 두 층으로 바꾸자, 특허 문서 안의 비교표에서 변환효율이 24.8~25.2%에서 27.8~29.1%로 올라갔다고 적혀 있다. 2025년 2월 25일 미국에서 등록된 중국 출원인의 특허 US 12,238,946 B2 이야기다. 탠덤 태양전지는 "두 셀을 어떻게 잇느냐"가 효율과 공정비를 함께 좌우하는데, 이 문서는 그 접합부만 바꾼 실시예와 비교예를 나란히 표로 보여주기 때문에 숫자를 대조하기 좋은 자료다.
원자료 제원
|
항목 |
내용 |
|
자료 |
US 12,238,946 B2 「Perovskite/silicon heterojunction tandem solar cell and preparation method thereof」 (공개공보 US 2024/0244853 A1) |
|
발행 |
미국 특허상표청(USPTO), 등록 2025년 2월 25일 (공개 2024년 7월 18일) |
|
지위 |
등록 특허. 출원 2023년 3월 15일(PCT/CN2023/081524), 우선일 2022년 3월 29일 |
|
대상 |
청구항 4개, 실시예 4건, 비교예 2건. 출원인 Advanced Solar Technology Institute Xuancheng(중국 쉬안청) |
|
기간 |
우선일 2022년 3월 29일 ~ 등록 2025년 2월 25일. 만료 예정 2043년 3월 15일 |
|
방법 |
구글 페이턴트 영문 전문에서 청구항·배경·실시예·표 1을 읽고 수치를 대조 |
무엇이 문제였다고 쓰는가
배경 부분은 기존 2단자 페로브스카이트/헤테로접합 실리콘 탠덤 셀이 보통 투명 금속산화물 도전층을 중간층으로 쓴다고 설명한다. 문서가 지적하는 단점은 두 가지다. 하나는 장비와 공정비가 늘어난다는 것, 다른 하나는 "금속산화물의 근적외선 흡수가 상대적으로 커서 실리콘 셀의 광전류에 영향을 준다"는 것이다. 아래 실리콘 셀은 근적외선으로 발전하는데, 그 앞을 가리는 ITO가 빛을 일부 먹는다는 뜻이다.
해법은 중간층을 p형 고농도 도핑 비정질 실리콘과 n형 고농도 도핑 비정질 실리콘의 두 층으로 구성하는 것이다. 문서는 이렇게 하면 "제조 및 장비 비용이 크게 줄고" 광전류밀도와 변환효율이 개선된다고 쓴다. 헤테로접합 실리콘 셀은 어차피 비정질 실리콘 증착 장비를 쓰므로, 같은 장비로 중간층까지 만들겠다는 발상으로 읽힌다. 다만 "같은 장비"라는 표현은 문서의 직접 서술이 아니라 이 글의 해석이다.
청구항 1이 실제로 잡은 범위
청구항 1은 매우 길다. 셀이 실리콘 서브셀, 그 위에 적층된 페로브스카이트 서브셀, 둘 사이의 중간층으로 "이루어진다(consisting of)"고 쓰고, 중간층은 p형·n형 고농도 도핑 비정질 실리콘층으로 형성된다고 한정한다. 두께는 두 층 모두 1~30 nm다. 도핑 농도는 청구항 1 원문에서 p형 10¹⁸~10²⁰ cm⁻³, n형 10¹⁹~10²⁰ cm⁻³로 적혀 있다. 요약 부분에서는 두 층 모두 10¹⁸~10²⁰ 범위로 읽히는데, 청구항에서 n형 하한이 한 자릿수 높은 이유는 문서 안에서 확인하지 못했다.
청구항 1은 이어서 두 가지 구조를 "또는"으로 묶는다. n-i-p 구조에서는 실리콘 셀 위에 p형, 그 위에 n형 비정질 실리콘이 놓이고 그 위에 전자수송층이 온다. p-i-n 구조에서는 순서가 뒤집혀 n형, p형 순으로 놓이고 그 위에 정공수송층이 온다. p-i-n 구조일 때 첫 번째 정공수송층은 산화니켈, 산화몰리브덴, PTAA, Spiro-OMeTAD, PEDOT:PSS 등 열거된 재료 가운데 하나 이상으로 만들고, 중간층과 직접 접촉해야 한다.
종속항은 셋뿐이다. 청구항 2는 전극 금속(은·구리·금·알루미늄 등)과 투명도전층(ITO·IWO·FTO·IZO·AZO) 재료를, 청구항 3은 수송층이 p형·n형 반도체라는 점을, 청구항 4는 페로브스카이트 흡수층이 ABX3 구조이고 밴드갭이 1.5~1.85 eV라는 점을 한정한다.
"consisting of"는 특허 청구항에서 열거한 구성 외의 요소를 배제하는 닫힌 표현이다. 청구항 1이 실리콘 셀과 페로브스카이트 셀의 층 순서를 아래부터 위까지 일일이 나열하고 있으므로, 권리 범위는 겉보기보다 좁을 수 있다. 이것은 청구항 문언에서 끌어낸 해석이며, 실제 권리 범위 판단은 심사 경과와 법원 해석에 달려 있다.
표 1의 숫자를 대조하면
실시예 1은 n-i-p 구조로 중간층이 p형 10 nm + n형 10 nm 비정질 실리콘, 흡수층은 MAPbI3 400 nm, 정공수송층 PTAA 50 nm, 은 전극 200 nm다. 비교예 1은 실리콘 셀 앞면의 p형 도핑 비정질 실리콘 위에 ITO 100 nm를 입힌 것으로, 나머지는 실시예 1과 같다. 실시예 2는 p-i-n 구조로 중간층 순서가 n형 10 nm + p형 10 nm이고, 흡수층은 Cs0.15FA0.85PbI2.5Br0.5 500 nm다. 비교예 2는 실시예 2에 대응하는 p-i-n 구조로, 앞면 n형 도핑 비정질 실리콘 위에 ITO 100 nm를 입혔다. 실시예 3과 4는 각각 실시예 1·2에서 은 전극과 ITO(상부 투명전극)를 니켈·IZO, 크롬·IWO로 바꾼 것이다.
|
구분 |
전류밀도 (mA/cm²) |
전압 (V) |
충전율 |
효율 (%) |
|
비교예 1 (n-i-p, ITO 100 nm 중간층) |
17.8 |
1.86 |
0.76 |
25.2 |
|
실시예 1 (n-i-p, 도핑 a-Si 중간층) |
19.0 |
1.92 |
0.78 |
28.7 |
|
비교예 2 (p-i-n, ITO 100 nm 중간층) |
17.7 |
1.85 |
0.76 |
24.8 |
|
실시예 2 (p-i-n, 도핑 a-Si 중간층) |
19.1 |
1.92 |
0.79 |
29.1 |
|
실시예 3 (실시예 1에서 전극 Ni, 투명전극 IZO) |
18.8 |
1.90 |
0.78 |
27.8 |
|
실시예 4 (실시예 2에서 전극 Cr, 투명전극 IWO) |
18.9 |
1.91 |
0.77 |
27.8 |
비교예 1 대비 실시예 1의 효율 차이는 3.5%p, 비교예 2 대비 실시예 2는 4.3%p다. 전류밀도는 각각 1.2 mA/cm², 1.4 mA/cm² 높아졌는데, 이것이 배경에서 말한 "근적외선 흡수 손실 감소"와 맞아떨어지는 방향이다. 다만 전압과 충전율도 함께 올랐으므로, 효율 상승이 전류 개선만으로 설명되지는 않는다. 문서는 표 아래에 "p형·n형 고농도 도핑 비정질 실리콘층을 재결합 접합으로 쓰면 광전류밀도와 변환효율이 더 잘 개선된다"고만 적는다.
검산해 보면 전류밀도×전압×충전율은 실시예 1이 28.45, 실시예 2가 28.97, 비교예 1이 25.16, 비교예 2가 24.89, 실시예 3이 27.86, 실시예 4가 27.80으로, 표의 효율과 0.25 이내에서 어긋난다. 충전율을 소수 둘째 자리까지만 적은 데서 오는 반올림 차이로 볼 수 있는 크기이지만, 표 자체는 어떤 값이 측정값이고 어떤 값이 계산값인지 밝히지 않는다.
이 자료가 말하지 않는 것
- 측정 조건이 없다. 셀 면적, 광원 스펙트럼, 온도, 인증기관 여부가 문서에 적혀 있지 않다. 특허 실시예의 효율은 학술지나 공인 인증 효율표와 같은 기준으로 비교할 수 없다.
- 실시예 2의 29.1%는 흡수층 조성과 두께가 실시예 1과 다르므로, 실시예 1과 2 사이의 차이를 중간층 효과로 읽을 수는 없다. 중간층 효과는 같은 구조끼리(실시예 1 대 비교예 1, 실시예 2 대 비교예 2) 비교할 때만 읽힌다.
- 안정성·수명·대면적 공정 데이터는 없다. 배경에서 말한 "공정비 절감"도 수치로 뒷받침되지 않는다.
- 등록 특허라는 것은 심사관이 신규성·진보성 요건을 인정했다는 뜻일 뿐, 기술이 양산되거나 상용화됐다는 뜻이 아니다. 특허 문서의 성능 수치는 출원인이 제출한 것이며 제3자가 재현한 결과가 아니다.
- 문서에 분할출원(US 19/019,421)이 2025년 1월 13일 기록돼 있으나, 그 내용은 확인하지 못했다.
정리하면
- US 12,238,946 B2는 2025년 2월 25일 등록됐고, 우선일은 2022년 3월 29일, 출원인은 중국 쉬안청의 Advanced Solar Technology Institute Xuancheng이다.
- 핵심은 페로브스카이트/실리콘 탠덤 셀의 중간층을 ITO 대신 p형·n형 고농도 도핑 비정질 실리콘(각 1~30 nm)으로 구성하는 것이다.
- 청구항은 4개이며, 청구항 1은 n-i-p와 p-i-n 두 구조의 층 순서를 닫힌 표현(consisting of)으로 나열한다.
- 표 1에서 ITO 중간층 비교예는 25.2%(n-i-p)와 24.8%(p-i-n), 도핑 비정질 실리콘 중간층 실시예는 28.7%와 29.1%, 전극·투명전극 재료를 바꾼 실시예 3·4는 27.8%다. 같은 구조끼리의 전류밀도 차이는 1.2~1.4 mA/cm²다.
- 측정 조건과 면적은 적혀 있지 않다.
출처와 확인 범위
- US 12,238,946 B2, Google Patents 영문 전문: https://patents.google.com/patent/US12238946B2/en — 서지사항, 배경, 요약, 청구항 1~4 전문, 실시예 1~4와 비교예 1·2의 구성, 표 1, 법적 상태·이력까지 확인. 도면과 중국어 원문(PCT/CN2023/081524)은 확인하지 않음.
- 공개공보 US 2024/0244853 A1 (2024년 7월 18일) — 위 등록공보 페이지의 이력란에서 번호와 날짜만 확인. 공개공보 본문을 따로 열어 등록공보와 대조하지는 않음.
- 분할출원 US 19/019,421 — 등록공보의 이력란에서 존재만 확인. 내용 미확인.